PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-013541

(43) Date of publication of application: 21.01.1994

(51)Int.CI.

H01L 25/10 H01L 25/11

H01L 25/18

(21)Application number : **05-062526**

(71)Applicant: MOTOROLA INC

(22)Date of filing:

01.03.1993

(72)Inventor: LIN PAUL T

(30)Priority

Priority number : 92 844075

Priority date : 02.03.1992


Priority country: US


(54) THREE-DIMENSIONAL MULTIPLE-CHIP SEMICONDUCTOR DEVICE THAT CAN BE LAMINATED AND ITS MANUFACTURE

(57)Abstract:

PURPOSE: To connect a one-chip carrier to another chip carrier to each other by solder junction in a three-dimensional multiple-chip module(MCM) that can be laminated.

CONSTITUTION: In an upper chip carrier, solder balls 23 are provided at the lower surface of a substrate 46. In a lower chip carrier, solder balls 16 are provided at the upper surface of the substrate, and solder balls 15 are provided at the lower surface. A lid 60 is used, and a device 50 can be sealed. The height of the lid serves the role of a natural stand-off projection between the levels of the carriers and serves the role of a sandglass-shaped solder junction 29, which extends the withstanding life time of the





junction to the maximum. A heat sink, which further enhances the thermal dissipation of the MCM, can be readily applied in this laminating method. Furthermore, since each substrate can mount a plurality of chips, the module can accept the increases in three-dimensional chip density, at the same time as the increase in a flat-plane chip density.

Searching PAJ Page 2 of 2

LEGAL STATUS

[Date of request for examination] 29.02.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3239909

[Date of registration] 12.10.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-13541

(43)公開日 平成6年(1994)1月21日

(51)Int.Cl.⁵

識別記号

庁内整理番号

技術表示箇所

H 0 1 L 25/10 25/11 25/18

H01L 25/14

FΙ

Z

審査請求 未請求 請求項の数5(全 7 頁)

(21)出願番号

特願平5-62526

(22)出願日

平成5年(1993)3月1日

(31)優先権主張番号 844075

844075 1992年3月2日

(32)優先日 (33)優先権主張国

米国 (US)

(71)出願人 390009597

モトローラ・インコーポレイテッド

MOTOROLA INCORPORAT

RED

アメリカ合衆国イリノイ州シャンパーグ、

イースト・アルゴンクイン・ロード1303

(72)発明者 ポール・ティー・リン

アメリカ合衆国テキサス州オースティン、

セロ・コープ6411


(74)代理人 弁理士 大貫 進介 (外1名)

(54)【発明の名称】 積層可能な三次元マルチチップ半導体デバイスとその製法

(57)【要約】

【目的】 積層可能な3次元マルチチップ・モジュール (MCM) 59は、1個のチップ・キャリヤ42が、はんだ接合29によって別のチップ・キャリヤ48と相互接続できるように製造できる。

【構成】 上方チップ・キャリヤ42は、基板46の下部表面にはんだボール23を有している。下方チップ・キャリヤ48は、基板の上部表面にはんだボール16、下部表面にはんだボール15を有している。ふた60を使用して、デバイス50を封止でき、ふたの高さは、キャリヤのレベル間の自然なスタンドオフ凸起の役目をして、接合の耐久寿命を最大限に伸ばす砂時計形状のはんだ接合29の働きをする。MCMの熱放散をさらに適応できる。また各基板が複数のチップを搭載できるので、モジュールは、平面チップ密度の増大と同時に、3次元チップ密度の増大を取り入れることができる。



【特許請求の範囲】

【請求項1】 積層可能な半導体マルチチップ・モジュ ール(8)であって、前記モジュールは:熱伝導性材料 でできており、キャリヤの上部表面と底部表面の両方に 複数のはんだバンプ(15)およびはんだパッド(1 6) を有する下方チップ・キャリヤ基板(12);前記 下方チップ・キャリヤ基板 (12) に電気的および物理 的に接着された第1半導体ダイ(10);熱伝導性材料 でできており、上部表面および底部表面を有する上方チ ップ・キャリヤ基板 (20);前記上方チップ・キャリ 10 ヤ基板 (20) の底部表面にある複数のはんだバンプ (23);ならびに前記上方チップ・キャリヤ基板(2 0) に実装され、電気的に結合された第2半導体ダイ (18) において、前記下方キャリヤ (12) および前 記上方基板(20)が、前記はんだバンプ(23, 1 6) を接合することにより、互いに電気的に接続されて いることを特徴とする第2半導体ダイ(18);によっ て構成されることを特徴とする積層可能な半導体マルチ チップ・モジュール。

【請求項2】 積層可能な半導体マルチチップ・モジュ ール(59)であって、前記モジュールは:熱伝導性材 料で作られており、キャリヤ基板(52)の上部表面お よび底部表面の両方に、複数のはんだバンプ(15)お よびはんだパッド(16)を有する下方チップ・キャリ ヤ基板 (52);前記下方チップ・キャリヤ基板 (5 2) に電気的および物理的に接着された第1半導体ダイ (50) ; 熱伝導性材料で作られており、上部表面およ び底部表面を有する上方チップ・キャリヤ基板 (4) 6) ;前記上方チップ・キャリヤ基板(46)の底部表 面にある複数のはんだバンプ(23);前記上方チップ ・キャリヤ基板 (46) に実装され、電気的に結合され た第2半導体ダイ(10)において、前記下方チップ・ キャリヤ基板 (52) および前記上方チップ・キャリヤ 基板(46)がはんだ接合(29)によって互いに電気 的に接続されていることを特徴とする第2半導体ダイ (10):ならびに前記第1半導体ダイを覆っており、 前記上方チップ・キャリア基板(46)と、前記下方チッペ ・キャリア基板(52)の間に砂時計形状のはんだ接合(2 9) を作るためのスタンドオフ凸起の働きをするふた (60);によって構成されることを特徴とする積層可

【請求項3】 積層可能な半導体マルチチップ・モジュ ール(25)であって、前記モジュールは:熱伝導性材 料から作られており、下方チップ・キャリヤ基板 (2) 6) の上部表面および底部表面の両方に、複数のはんだ バンプおよびはんだパッド(15,16)を有する下方 チップ・キャリヤ基板 (26);前記下方チップ・キャ リヤ基板(26)に電気的および物理的に接着された第 1半導体ダイ(10);熱伝導性材料から作られてお り、上部表面および底部表面を有する上方チップ・キャ 50 ンプ(15)およびはんだパッド(16)を被着させる

能な半導体マルチチップ・モジュール(59)。

リヤ基板(30);前記上方チップ・キャリヤ基板(3 0) の底部表面上にある複数のはんだバンプ(23): 前記上方チップ・キャリヤ基板 (30) に実装され、電 気的に結合された第2半導体ダイ(18)において、前 記下方チップ・キャリヤ基板 (26) および前記上方チ ップ・キャリヤ基板 (30) がはんだ接合 (29) によ って、互いに電気的に接続されていることを特徴とする 第2半導体ダイ(18);前記第1半導体ダイ(10) を覆っており、前記上方チップ・キャリヤ基板 (30) と、前記下方チップ・キャリヤ基板 (26) との間に砂 時計形状のはんだ接合(29)を作るためのスタンドオ フ凸起の働きをするふた (28);ならびに熱放散を高 めるために、前記下方チップ・キャリヤ基板 (26) の 上部表面に接着されたヒートシンク (40) ; によって 構成されることを特徴とする積層可能な半導体マルチチ ップ・モジュール。

【請求項4】 積層可能な半導体マルチチップ・モジュ ール(59)を製造する方法であって、前記方法は:熱 伝導性材料から作られる下方チップ・キャリヤ基板 (5) 2)を設ける段階;前記下方チップ・キャリヤ基板(5 2) の上部表面および底部表面の両方に複数のはんだバ ンプおよびはんだパッド(15,16)を被着させる段 階;第1半導体ダイ(50)を、前記下方チップ・キャ リヤ基板 (52) の上に実装する段階;前記第1半導体 ダイ(50)を、前記下方チップ・キャリヤ基板(5 2) に電気的に結合する段階;前記第1半導体ダイの上 にふた(60)を置いて、スタンドオフ凸起の働きをさ せる段階:熱伝導性材料から作られる上方チップ・キャ リヤ基板(46)を設ける段階であって、前記上方チッ プ・キャリヤ基板は上部表面および底部表面を有する上 方チップ・キャリヤ基板 (46) を設ける段階;前記上 方チップ・キャリヤ基板 (46) の底部表面の上に、複 数のはんだバンプ(23)を被着させる段階;第2半導 体ダイ(10)を、前記上方チップ・キャリヤ基板(4 6) に実装する段階; 前記半導体ダイ(10) を、前記 上方チップ・キャリヤ基板(46)に電気的に結合する 段階;はんだバンプおよびはんだパッド(15,16, 23) の位置によって、前記上方チップ・キャリヤ基板 (46)を、前記下方チップ・キャリヤ基板 (52) と 整合させる段階; ならびに前記はんだバンプおよびはん だパッドを一緒にリフローして、物理的接続および電気 的接続(29)を達成する段階:によって構成されるこ とを特徴とする積層可能な半導体マルチチップ・モジュ ールを製造する方法。

【請求項5】 積層可能な半導体マルチチップ・モジュ ール(59)を製造する方法であって、前記方法は:熱 伝導性材料から作られる下方チップ・キャリヤ基板(2 6)を設ける段階;前記下方チップ・キャリヤ基板(2 6) の上部表面および底部表面の両方に複数のはんだバ 3

段階;第1半導体ダイ(50)を、前記下方チップ・キ ャリヤ基板 (26) の上に実装する段階;前記第1半導 体ダイ(10)を、前記下方チップ・キャリヤ基板(2 6) に電気的に結合する段階;前記第1半導体ダイ(1 0) の上にふた(28) を置いて、スタンドオフ凸起の 働きをさせる段階;熱伝導性材料から作られる上方チッ プ・キャリヤ基板 (30) を設ける段階であって、前記 上方チップ・キャリヤ基板は上部表面および底部表面を 有する上方チップ・キャリヤ基板 (30) を設ける段 階;前記上方チップ・キャリヤ基板 (30) の底部表面 10 の上に、複数のはんだバンプ (23) を被着させる段 階;第2半導体ダイ(18)を、前記上方チップ・キャ リヤ基板 (30) に実装する段階;前記半導体ダイ (1 8) を、前記上方チップ・キャリヤ基板(30) に電気 的に結合する段階;前記はんだバンプおよびはんだパッ ド(15, 16, 23) の位置によって、前記上方チッ プ・キャリヤ基板 (30) を、前記下方チップ・キャリ ヤ基板 (26) と整合させる段階;前記はんだバンプお よびはんだパッドを共にリフローして、物理的接続およ び電気的接続(29)を達成する段階;ならびにヒート シンクを、前記下方チップ・キャリヤ基板 (26) の表 面に接着する段階;によって構成されることを特徴とす る積層可能な半導体マルチチップ・モジュールを製造す る方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は一般に半導体デバイスに 関し、具体的には積層可能な3次元半導体マルチチップ ・モジュールに関する。

[0002]

【従来の技術】現在、ほとんどの大規模集積回路(IC)は、プラスチックもしくはセラミック製のパッケージに封止されており、このパッケージからプリント回路(PC)板にはんだづけするため、またはソケットに挿入するための金属リードが伸びている。通常、これらのICパッケージはデュアル・イン・ライン(DIP)またはカッド・フラット(quad-flat)パッケージとして構成されている。大抵の例では、1個のICだけが1つのパッケージ内に入れられているが、時には1つのパッケージの中に複数のチップが入れられることもある。セ40ラミックもしくはプラスチックのパッケージは、特にソケットを使用する場合、実装表面(通常はプリント回路板)の面積を比較的喰わないので、このようなパッケージ技術の結果、回路密度はそれほど高くならない。

【0003】またプリント回路板は、電子機器の他のあらゆるものと同様、小型化、高速化、高密度化している。実装面積が限られている場合、または速度に関する考慮要件から回路素子を近接して設置することが要求される場合には、よりコンパクトなパッケージ技術が必要とされる。このような技術は、コファイアド(cofired

4

セラミック基板をの使用する構成をとっており、この基 板の上にICが未パッケージ形態でセラミック実装表面 に直接接着され、この実装表面の導電領域にワイヤボン ディングされるか、または反転されて、たとえばはんだ バンプ技術によってセラミック実装表面上のメタライズ 領域に直接接続される。しかしながらこのマルチチップ ・モジュール (MCM) 技術にはいくつかの限界があ る。1つのセラミック実装表面上で複数のICを相互接 続するには、望ましくはクロスオーバを回避するような パターンで、金属材料を被着する必要がある。また多く の表面では、きわめて精細な解像度の金属導体の被着は 難しい。多層相互接続も可能であるが、時にはひどく高 い費用がかかることがあり、空気冷却下では、熱的許容 損失機能に限界がある。またチップの直接接着は、モジ ュール組立前のバーンイン機能がないという制約があ り、基板実装後の修理も難しい。さらに、能動、受動を 問わず回路に対して部品が必要な場合、これに伴うサイ ズおよび実装機構の問題から、個別部品を使用しなけれ ばならない。

【0004】にも拘らずMCMの出現は、ICのパッケ ージングに目ざましい利点をもたらす。チップ間の時間 遅延が少なくなり、電気ノイズおよびクロストークが減 少し、サイズが小さくなる。また使用するチップを大き くすることができ、マルチチップ・モジュール当たりの I/Oリード・カウントが大幅に増大する。しかしなが らこれら種々の利点にも拘らず、現在のMCMは一連の 問題を抱えている。熱管理の問題が大きくなっているの である。複数デバイスから発生する熱は除去しなければ ならない。 1個のチップ上のゲートの密度が高まるにつ れ、ダイから、ダイ接着剤、基板、ヒートシンクまでの 熱通路全体を考慮に入れるべきである。単結晶シリコ ン、ならびに窒化アルミニウムや炭化珪素など熱伝導性 セラミックは、従来のセラミック材料およびプリント回 路板材料に比べて熱伝達機能や熱平均化機能が優れてい る。また熱の漸次変化も、はんだ、ワイヤボンドおよび 電気接続の信頼性に大きな影響を与える。実際、MCM 設計を成功させるには、個別的に最も効果的な導電性を 有する材料と、集団的に熱膨張係数が似通っている材料 との間で、バランスをとらなければならない。

40 【0005】従来、すべてのダイは組立前に一つ一つプローブで検査する一方、重要なユニットは、エージングを加速した条件下でバーンインを行って、後のシステム障害発生リスクを最小限にする。バーンインは弱いデバイスをふるい落とすために実施するもので、通常は裸チップよりもむしろパッケージされたデバイスに対してバーンインを行う。ほとんどのバーンイン障害は、弱い酸化ゲートを原因とするデバイスもしくはダイに関連するものである。MCMに対してバーンインを採用する場合、このプロセスは、パッケージされたモジュール・レベルで実施すべきである。モジュール・レベルでのバー

ンインの欠点は、モジュール内の1パーセントのダイが 障害を起こすことで、適切な取り外し手順によって、別 の良好なダイと交換しなければならない。

【0006】もう1つのMCMアプローチでは、XY平 面ではなく、 Z軸に沿って裸チップを相互接続する。 3 次元パッケージングは、平面マルチチップ基板に比べ て、より高いメモリ密度を提供し、必要な相互接続密度 を減らしている。その結果、MCM、個別部品および受 動部品をリンクする接続システムは、基板に対し直角を なす Z 軸方向に伸びると予想される。 I C の 3 次元パッ 10 ケージングは、多くの分野で利点をもたらす。たとえ ば、速度と高密度化が重要なスーパーコンピュータのメ モリ、或いはアクセス時間と高密度化が重要な大規模キ ャッシュ・メモリに、役立てることができる。

【0007】裸チップを相互接続する1つの方法はチッ プを積み重ねて1つのキューブを形成することである。 チップは、キューブを形成する前に予め、金線によっ て、一つ一つ、TABフィルムと同一の薄膜上で相互接 続される。電気試験およびバーンインに合格した後、そ れらは、TABフィルムを使って、それぞれの上に積み 20 重ねられて接着される。この構成のいちばんの欠点は熱 放散が制限されることである。またいったんこのチップ のキューブが形成されて基板の上に実装されると、後の チップ故障の再加工がきわめて実施しにくくなり、積層 内に冗長チップを含めるので、モジュール全体のコスト が高くなる。

【0008】超高密度MCMは、平面マルチチップ・モ ジュールに、この3次元アプローチを理想的に組み込む ものである。ピン・グリッド・アレイ (Pin Grid Array s) (PGA) を積層してMCMを形成する方法は、2 30 0年前からあった。下部基板には従来の方法で、銅ピン が付けられる。半導体ダイはついで、チップ・キャリヤ 基板にフリップ・チップ実装される。挿入器(interpos ~ er) は、相互接続をはんだ接合する方法によって、チッ プ・キャリヤ基板を別のチップ・キャリヤまたは下部基 板に物理的および電気的に結合する。これらの相互接続 は各基板の周辺に位置しており、このことによってチッ プ構成、ひいては各レベルにおけるチップ密度が制限を 受けやすくなる。PGAの銅ピンと挿入器は、キャリヤ 間にスタンドオフを提供し、互いに破損し合わないよう に保っている。

[0009]

【発明が解決しようとする課題】このためMCMの設計 を成功させるには、電力配分、熱放散および温度をはじ め、試験、バーンインおよび再加工を考慮に入れるべき である。MCMの設計の難しさは、電気特性、機械特性 および熱特性が適正に配合された材料をみつけて組み立 てることである。トレードオフはほとんど常に必要であ り、それもアプリケーションによって異なるのが普通で ある。以上述べた設計基準のすべてを満足すると共にコ 50 チップ・キャリヤ基板 1 2 を、この上に実装する別のチ

スト効果の高い、製造の容易な超高密度MCMに対する

[0010]

ニーズが存在する。

【課題を解決するための手段】本発明に基づき、下方チ ップ・キャリヤ基板、上方チップ・キャリヤ基板および 半導体ダイを有する積層半導体マルチチップ・モジュー ルが提供される。下方チップ・キャリヤは熱伝導性材料 で作られており、上面と底面の両方に複数のはんだバン プを有している。上方チップ・キャリヤ基板も熱伝導性 材料で作られており、その底面に複数のはんだバンプを 有している。半導体ダイは、基板当たり少なくとも1個 の割合で、下方および上方チップ・キャリヤ基板に対し て、電気的および物理的に接着される。上記およびその 他の特性ならびに利点は、添付図面と合わせて、以下の 詳細な説明からより明確に把握されよう。指摘すべき重 要なことは、図は必ずしも正確な縮尺で示されているわ けではないこと、また具体的に示していない本発明の他 の実施例も存在し得ることである。

[0011]

【実施例】本発明を用いれば、先に述べた3次元マルチ チップ・モジュールの望ましい特性を満足して、XY平 面の基板面積を余り犠牲にせずに、半導体を高密度にパ ッケージすることができる。本発明は、マルチチップ・ モジュールを 2 軸方向に積層することを可能にする。さ らに本発明はこのようなモジュールを製造する方法を提 供する。はんだリフロー前の、本発明に基づく積層マル チチップ・モジュール8の断面図を図1に示す。半導体 ダイ10は、下方チップ・キャリヤ基板12の上に実装 される。半導体ダイ10と、下方チップ・キャリヤ基板 12との間の電気接続は、従来のやり方でワイヤ13を ボンディングすることによって行う。また半導体ダイ1 0は封止材14によって封止され、これは封止樹脂もし くはグロブ・トップ (glob top) などの従来の封止材、 またはその他の適切な材料で作ることができる。下方チ ップ・キャリヤ基板12は、窒化アルミニウムまたはシ リコンなど熱伝導性材料によって形成するのが望まし い。FR-4などのプリント回路板材も使用できるが、 この材料は、セラミックまたはシリコンほど熱伝導性が ない。PC板材を選択する場合には、熱膨張の大きな食 い違いも考慮に入れなければならない。しかしながら低 コストであることは、ユーザが受け入れる充分な動機に なろう。

【0012】また図1に示すように、下方チップ・キャ リヤ基板12は、基板の底面に複数のはんだバンプ15 を有している。これらのはんだバンプ15は、下方チッ プ・キャリヤ基板12を、実際のPC板(図示していな い)に実装するのに用いられる。さらに下方チップ・キ ャリヤ基板12は基板の上面にも複数のはんだパッドま たはバンプ16を有している。はんだパッド16は下方

ップ・キャリヤに結び付ける働きをする。

【0013】また図1に、上方チップ・キャリヤ基板2 0の上に実装されたもう一つの半導体ダイ18を示す。 半導体ダイ18と上方チップ・キャリヤ基板20との間 の電気接続は、基板に対してTABボンディングされた ワイヤ21によって行う。また半導体ダイ18は封止材 22によって封止され、これは封止樹脂もしくはグロブ・トップなどの従来の封止材、またはその他の適切な材料で作ることができる。下方チップ・キャリヤ基板12 と上方チップ・キャリヤ基板20がはんだ接合のために 10 適正に整合されると、はんだバンプ16,23が結合して、小型はんだ柱を形成する。

【0014】この実施例では、下方チップ・キャリヤ基板12および上方チップ・キャリヤ基板20は、相互の電気接続および他の基板との電気接続を行うために、スルーホール・バイア24を有している。しかしながら多層チップ・キャリヤ基板も、別の基板との電気接続を作るという同じ目的に使用できる。

【0015】図2に、積層マルチチップ・モジュール2 5の断面図を示す。この実施例の機構の多くは、図1で 20 検討したのと全く同じであるので、同じ番号が付けられ ている。この実施例では、下方チップ・キャリヤ基板2 6の上には、1個の半導体デバイス27が実装されてい る。熱伝導性のふた28が半導体デバイス27を覆って いる。ふた28は、砂時計形状のはんだ接合29を作る ためのスタンドオフ凸起の働きもできる。この砂時計形 状は、疲れ応力によりはんだ接合29の障害が発生する。 までの時間を最大限引き延ばす。図1で述べたはんだバ ンプまたはパッド16,23のサイズは、はんだ接合2 9の砂時計形状を達成するため、ふたの高さに従って最 30 適化する必要がある。ふたが適所にないと、上部および 底部のはんだバンプが、はんだリフロー工程の間に合体 して、大きな1個のはんだバンプを形成する。この形状 でも許容できるが、砂時計形状の方が耐久寿命にとって より望ましい。上方チップ・キャリヤ基板30の上に は、2個の半導体デバイス32、34がスタガ構成で実 装されている。ヒートシンク40は、上方チップ・キャ リヤ基板30に接着されており、このヒートシンクで下 方半導体デバイス27からの熱を、熱伝導性の上方チッ プ・キャリヤ基板30およびふた28を介して、放散で 40 きる。注意すべきことは、第3レベル・チップ・キャリ ヤを使用する場合には、さらに上のレベル半導体デバイ スともスタガリングして、下のレベル半導体デバイスか らの熱を放散させるために、ヒートシンクを接着できる ようにしなければならないことである。第2ヒートシン ク41は、ヒートシンク40の上に実装されて、積層冷 却フィン構成を形成する。MCMの熱放散水準を高める ために、ヒートシンク41の上にさらにヒートシンクを 付加することも完全に可能であり、その際、MCMを実

る。

【0016】また3次元MCMを作るためにチップ・キ ャリヤを積層する方法も、本発明に基づくものである。 図3に、部分的にポピュレートされた(populated)チ ップ・キャリヤ42の断面図を示す。図3に示すよう に、半導体デバイス44は、チップ・キャリヤ基板46 の上に実装される。図ではチップ・キャリヤ基板46は 多層となっている。注意すべきことは、いずれの実施例 のチップ・キャリヤ基板も、デバイスと基板との電気接 続を可能にするために、多層にしたり、またはスルーホ ール・バイアを持つようにできることである。ついで、 特定のはんだ組成を有する複数のはんだバンプまたはボ ール23を、チップ・キャリヤ基板46の底面上に被着 する。たとえばこのはんだは、鉛と錫の比率が80:2 0の組成、またはその他の実際的なはんだ合金組成をと ってもよい。電気接続は、半導体デバイス44とはんだ バンプ23との間に多層相互接続47を介して作られ る。チップ・キャリヤ42は、はんだバンプ23を被着 する前もしくは後に、試験およびバーンインを実施でき

【0017】図4に、完全にポピュレートされたチップ ・キャリヤ48の断面図を示す。半導体デバイス50 は、チップ・キャリヤ基板52の上に実装される。図4 に示すように、半導体デバイス50は、C4法はんだバ ンプ53によって、基板52の上に実装されたパッド・ アレイ・キャリヤ (Pad Array Carrier) (PAC) と して示されるが、他の実施可能な実装方法も使用でき る。複数のはんだバンプまたはボール16は、はんだバ ンプ23とは異なる組成であることが望ましく、チップ ・キャリヤ基板52の上面に被着される。はんだバンプ 16は鉛と錫の比率が60:40または別の比率の合金 組成で作ることができる。各チップ・キャリヤ基板の上 に、異なる合金組成のはんだを使用する理由は、再加工 を容易にし、後続のはんだリブローにおけるはんだ接合 の再溶解を防止するためである。考えられる後続のリフ ロー動作段階の一例は、第3キャリヤをマルチチップ・ モジュールの上に積層することである。集束光線を用い てはんだ接合を除去するので、再加工も簡単にできる。 そのため、はんだの再溶解の間、はんだおよび基板の他 のインタフェースを阻害しないことが望ましい。チップ ・キャリヤ基板52の上部にあるはんだバンプ16のほ かに、複数のはんだバンプ15も、基板52の底面に被 着される。これらのはんだバンプ16は、完全なMCM を、PC板(図示していない)に実装するのに使用され る。ここでもこれらはんだバンプは、先に述べた理由か ら、はんだバンプ23または、はんだバンプ16とは異 なる組成であることが望ましい。

ために、ヒートシンク41の上にさらにヒートシンクを 【0018】チップ・キャリヤ42,48はそれぞれ、 付加することも完全に可能であり、その際、MCMを実 積層MCMを組み立てる前に、別個に試験およびバーン 装するPC板上の利用可能な容積が制限されるだけであ 50 インが実施できる。図5に、本発明の1つの実施例、す 9

なわち積層3次元MCM49を示す。積層工程において、2つのチップ・キャリヤ基板46,52ならびに特にはんだバンプ16,23の配列を、はんだリフローの前に互いに適正に整合すべきである。図1に、適正な整合の例を示す。はんだリフロー・プロセスでは、図5に示すように、はんだバンプ16,23が合体して、1個のはんだ接合柱58を形成する。上部および底部のはんだバンプを共に溶融して、銅ピンの場合のように、接合の弱いポイントなしに、1個の相互接続を形成するので、この構成は、2個の銅ピンを接合するはんだよりも 10より信頼性の高いものになるはずである。

【0019】本発明の1つのバリエーションを図6に示す。積層MCM59の断面図を示す。熱伝導性のふた60をこの積層構成に付加して、はんだ接合29のためのスタンドオフを形成している。ふた60が課す物理的制約のために、はんだ接合29は砂時計形状をとっており、この形状は、接合の端に集中している応力が減少するので、接合の耐久寿命を長くする。

【0020】積層MCMを作るプロセスのいちばんの利点は、モジュールを組み立てる前に、各レベルのチップ 20・キャリヤに対し、組立、試験、バーンインが実施できることである。そのためコスト増につながる不良品や冗長チップ・セットの使用が回避できる。また本発明の再加工も簡単に実施できる。はんだ接合またははんだ柱は局部的に熱風をあてる方法により、それぞれ取り外して再接合できる。

【0021】上記の説明およびここに含まれる図は、本 発明に関連する多くの利点を示している。またこの3次 元MCMの構成は、効率的な熱放散ユニットであること が明かとなった。はんだ柱の配列は、モジュールからの 30 自然熱対流を促進するための冷却フィンの働きをする。 本発明に基づき、先に述べたニーズおよび利点を完全に 満足する積層可能な3次元マルチチップ・モジュールが 提供されることが明かとなる。本発明は、具体的な実施 例を参照して説明しているが、本発明がこれら図示した 実施例に限定されることを意図するものではない。当業 者は、本発明の意図から逸脱せずに、変形およびバリエ ーションが可能なことを認めよう。たとえば、ダミーの はんだバンプも、下方チップ・キャリヤを機械的にサポ ートするのに使用でき、その際、積層3次元MCMの電 40 気特性、または積層構成のXY平面におけるスペース節 約の利点のいずれかに影響を及ぼすことはない。また注 意すべき重要なことは、本発明は決して、積層パッド配 列キャリヤのみに限定するものではなないことである。 パッケージされた半導体デバイスをチップ・キャリヤ基 板に実装し、電気的に結合する適切な方法で、なおかつ 基板の積層を可能にする方法ならいずれを利用してよ い。したがって本発明は、添付請求の範囲に属するすべ てのバリエーションおよび変形を包含することを意図し ている。

【図面の簡単な説明】

【図1】本発明に基づく積層3次元半導体マルチチップ・モジュール(MCM)の、はんだリフロー前の断面図である。

10

【図2】ヒートシンクを有する積層3次元半導体MCMの断面図であり、本発明の1つの実施例を示している。

【図3】基板の下部表面上にはんだバンプを有するチップ・キャリヤ基板に実装された半導体デバイスの断面図であり、本発明に基づき、3次元半導体MCMを組み立てる1つの段階を示している。

【図4】基板の下部および上部表面の両方にはんだバンプを有するチップ・キャリヤ基板の上に実装された半導体デバイスの断面図であり、本発明に基づき、3次元半導体MCMを組み立てる1つの段階を示している。

【図5】積層3次元半導体MCMの断面図であり、本発明の1つの実施例を示している。

【図6】下方半導体デバイスを覆うふたを備えた積層3 次元半導体マルチチップ・モジュールの断面図であり、 本発明の1つの実施例を示している。


20 【符号の説明】

- 8 積層可能なマルチチップ・モジュール
- 10 半導体ダイ
- 12 下方チップ・キャリヤ基板
- 13 ワイヤ
- 14 封止材
- 15 はんだバンプ
- 16 はんだパッド
- 18 半導体ダイ
- 20 上方チップ・キャリヤ基板
- 0 22 封止材
 - 23 はんだバンプ/ボール
 - 24 スルーホール・バイア
 - 25 積層マルチチップ・モジュール
 - 26 下方チップ・キャリヤ基板
 - 27 半導体デバイス
 - 28 ふた
 - 29 はんだ接合
 - 30 上方チップ・キャリヤ基板
 - 32, 34 半導体デバイス
- 0 40,41 ヒートシンク
 - 42 チップ・キャリヤ
 - 44 半導体デバイス
 - 46 チップ・キャリヤ基板
 - 47 多層相互接続
 - 48 チップ・キャリヤ
 - 49 積層 3 次元MCM
 - 50 半導体デバイス
 - 52 チップ・キャリヤ基板
 - 53 はんだバンプ
- 50 58 はんだ接合柱

59 積層MCM


60 ふた

【図1】




【図2】


12




【図3】



[図4]



[図5]



【図6】

